今天你用的手机芯片，可能已经使用了 EUV 光刻技术，关键制程尺寸已突破到 3nm。
但这还远远不够。
在人工智能、高性能计算、AR/VR 等场景下，芯片正在逼近物理极限。
传统EUV光刻在继续缩小线宽时，开始遇到分辨率瓶颈。
这扇瓶颈之门，正是由下一代技术打开的：High-NA EUV（高数值孔径极紫外光刻）。
它不改变光源波长，却能让成像精度从原本的 13nm 拓展到 8nm、5nm，甚至 2nm。
这场技术跨越，能否带我们真正进入 0.5nm 制造时代？
今天这篇，就来揭开 High-NA EUV 的秘密。
01
为什么原来的 EUV 分辨率不够了？
我们先来复习一个公式：
光刻分辨率公式（Rayleigh 定律）：
Resolution=k1*λ/NA。
其中：
Resolution：分辨率。
λ：光源波长（传统EUV固定为13.5nm）。
NA：数值孔径，描述系统的聚光能力。
k1：工艺因子，受工艺优化、计算光刻、浸没等影响，理论最小约为0.25。
在传统 EUV 系统中：NA≈0.33。
所以即使λ=13.5nm，分辨率仍被限制在13~16nm左右。
但芯片关键尺寸（如金属线宽）早已小于这个级别，必须借助多次曝光（Double/Quad Patterning）、偏移补偿、侵蚀修补等复杂工艺。
这严重拖慢了生产效率，也增加了缺陷率。
02
High-NA 是什么？改了什么？
High-NA 的核心提升：
传统 EUV数值孔径 NA=0.33 High-NA EUV，NA=0.55。
分辨率提升比，传统1×，High NA~1.7x。
传统EUV最小线宽~13nm，High-NA EUV~8nm（理论可至5nm）。
本质改变：光学系统更“聚光”了。
数值孔径 NA 的定义：
NA = n*sin（θ）。
n：光传播介质折射率（在 EUV 中固定为真空，所以 n = 1）。
θ：入射角最大值。
提高 NA 的唯一办法，就是把光线聚得更“斜”，即增大系统接受光线的角度。
这对镜面设计、光学路径、掩模结构都会产生巨大变革。
03
High-NA 带来了哪些技术挑战？
1.镜头体积变大 → 光路变复杂
NA=0.55意味着光线斜率大，投影镜组必须大得多。
系统光路必须重新设计，采用非对称光学布局（环形场）。
2.掩模设计大改 → Image field 变窄
投影视场缩小，不能一次曝光整片图案。
必须使用 “拼图式曝光”（Stitching）。
掩模尺寸变为6×9mm非对称区域，带来图案一致性挑战。
3.成像误差更敏感
更高NA → 景深更浅 → 对焦精度要求提升。
Overlay（图层叠加）误差要求压到 2nm 以下。
晶圆表面凹凸、热涨冷缩、Stage精度，统统面临新挑战。
4.掩模瑕疵放大
入射角增大，掩模缺陷“更显眼”。
必须搭配更强的Mask Defect Inspection和补偿机制。
5.光源亮度必须翻倍
高NA系统能收集光线的角度更宽 → 但通光口变小，光强下降。
所以需要 EUV 光源从 250W 提升到 ≥500W。
04
ASML 的 High-NA EUV 机器长什么样？
ASML 最新发布的 High-NA 系统名为：EXE:5000系列
特点包括：
镜组总重量 > 6吨。
采用 Zeiss 全新光学系统，透镜数量更多、形状异型。
支持 0.55 NA，高精度拼接曝光。
适配 500W+ 光源（由 Trumpf + Cymer 提供）。
整机高度 > 4米，占地面积超过 2 个集装箱！
05
High-NA 能否直接刻出 <2nm 芯片？
理论上可以刻到 5nm 甚至 2nm 特征线宽。
分辨率13.5/20.55 = 12.3nm，配合工艺因子 k1 < 0.3，可进一步缩小。
关键在于计算光刻（OPC）、掩模校正、抗蚀剂性能等配合。
主要目标不是“更细”，而是“更简单”。
现在的 3nm 芯片往往需要 3~4 次曝光才能完成。而 High-NA 的目标是：一次就能完成主要图层！
这意味着：芯片工艺更简单、曝光良率提升、光刻周期缩短、芯片成本（理论上）下降。
06
High-NA 的意义远超“线宽”
它是对整个光刻机架构的重构：
精度上升：进入 <1nm 对准误差时代。
控制系统智能化：靠 AI 调参的系统稳定性。
工艺再简化：减少多重曝光 → 降本增良率。
缺陷更敏感：催生更高精度掩模检测与修复产业链。
光源更强：加速 EUV 光源技术进一步演化。
07
量产时间表：何时进入你手机？
2023，ASML 完成 EXE:5000 样机组装。
2024，客户测试（Intel 为首个客户）。
2025，小批量试产（Intel 18A节点）。
2026，商业规模量产可能性开启（3nm 以下制程）。
2027+ 高端手机/AI芯片逐步普及。
首批使用 High-NA 的厂商几乎都是追求极致性能的玩家，如：
Intel：强调领先节点制造，押注 High-NA 重夺技术王座。
ASML：作为唯一供应商，目标在 2030 年前形成规模化出货。
台积电 / Samsung：虽更谨慎，但也有同步评估与部署计划。
08
通往0.5nm的大门正在开启
High-NA EUV 是继 EUV 本身之后，最具革命性的光刻跳跃。
它代表了：
技术从“压榨极限”转向“突破瓶颈”。
工艺从“补偿误差”走向“系统优化”。
芯片制造从“手工拼接”过渡到“光学极限操控”。
每一次曝光，都精确到原子的排列；
每一片晶圆，都是光学与控制系统交响的结果。
我们离 0.5nm 时代还有距离，但 High-NA 已经是通往那个未来的大门。